 |
Por favor, use este identificador para citar o enlazar este ítem:
http://repositorio.ucsg.edu.ec/handle/3317/5340Registro completo de metadatos
| Campo DC | Valor | Lengua/Idioma |
|---|---|---|
| dc.contributor.advisor | Philco Asqui, Luis Orlando | - |
| dc.contributor.author | Alvarado Bonilla, Juan Carlos | - |
| dc.date.accessioned | 2016-05-31T09:15:47Z | - |
| dc.date.available | 2016-05-31T09:15:47Z | - |
| dc.date.issued | 2016 | - |
| dc.identifier.uri | http://repositorio.ucsg.edu.ec/handle/3317/5340 | - |
| dc.description | Los Sistemas Electrónicos Digitales son de gran importancia en la formación de futuros profesionales de la Carrera de Ingeniería Electrónica en Control y Automatismo. Los avances logrados en la electrónica digital, permitieron que se desarrollen tecnologías, tal como, dispositivos lógicos programables simples y complejos. En este último, dispositivo complejo se lo conoce como CPLD, y se incluyen al arreglo de compuertas programables en campo (FPGA). Este dispositivo FPGA se pueden implementar diversas aplicaciones de compuertas lógicas, circuitos combinacionales, circuitos secuenciales, diseño de controladores, entre otras, cuyos contenidos cumplen con los programas de estudio de Sistemas Digitales I y II y Laboratorio de Digitales. También, sirven para desarrollar proyectos de investigación y se incluyan aplicaciones de robótica. El dispositivo FPGA escogido fue DE0-Nano de Altera, en el mismo se implementaron aplicaciones para demostrar la utilidad y funcionalidad de la FPGA. Para el desarrollo del capítulo 3, se utilizó el software Quartus II para programar en VHDL. Los algoritmos de programación fueron realizados en VHDL e implementados en la DE0-Nano cuyo integrado es el Cyclone IV. Finalmente, este trabajo de titulación cumplió con el propósito planteado, que fue desarrollar algoritmos en VHDL y evaluados en la FPGA DE0-Nano. | en_US |
| dc.format | application/pdf | en_US |
| dc.language.iso | spa | en_US |
| dc.publisher | Universidad Católica de Santiago de Guayaquil | en_US |
| dc.rights | info:eu-repo/semantics/openAccess | - |
| dc.rights.uri | http://creativecommons.org/licenses/by-nc-sa/4.0/ | - |
| dc.subject | LENGUAJE VHDL | en_US |
| dc.subject | ALGORITMOS | en_US |
| dc.subject | SISTEMAS DIGITALES | en_US |
| dc.subject | ELECTRÓNICA | en_US |
| dc.subject | PROGRAMACIÓN | en_US |
| dc.title | Desarrollo de algoritmos en VDHL sobre una FPGA DEO-NANO para prácticas de laboratorio de digitales en la carrera de Ingeniería Electrónica en Control y Automatismo. | en_US |
| dc.type | info:eu-repo/semantics/bachelorThesis | en_US |
| Aparece en las colecciones: | Trabajos de Titulación - Carrera de Ingeniería Electrónica en Control y Automatismo | |
Ficheros en este ítem:
| Fichero | Descripción | Tamaño | Formato | |
|---|---|---|---|---|
| T-UCSG-PRE-TEC-IECA-41.pdf | 2,81 MB | Adobe PDF | Visualizar/Abrir |
Este ítem está sujeto a una licencia Creative Commons Licencia Creative Commons
